Intel

ウェビナー: インテル® Agilex FPGA 外部メモリー・インターフェイス機能の紹介 (日本語字幕版)

視聴する

ウェビナー: インテル® Agilex™ FPGA 外部メモリー・インターフェイス機能の紹介 (日本語字幕版)

インテルが提供する前世代のハイパフォーマンス FPGA と比較し、コア性能を最大 40% 引き上げ、消費電力を最大 40% 削減するインテル® Agilex FPGA & SoC は、データセンター向けインテル® Xeon® プロセッサーの最適化アクセラレーション、ネットワークにおけるトランスフォーメーションのカスタマイズ、エッジでの低レイテンシーかつリアルタイムのアクセラレーションなどを、エンジニアが短期間で展開できるように設計されています。このウェビナーでは、以下の内容を紹介します。

  • インテル® Agilex FPGA & SoC に最大 3.2 Gbps の DDR4 SDRAM インターフェイスを実装する仕組み
  • 選択可能なメモリーオプションと、インテル® Agilex デバイスのアーキテクチャーがこのようなパフォーマンスを実現する仕組み
  • 独自のデザインに外部メモリー・インターフェイスを組み込み、リソース・シェアリングを活用して単一のデバイスに複数のインターフェイスを実装する方法

テストは、特定システムでの特定テストにおけるコンポーネントのパフォーマンスを測定しています。ハードウェア、ソフトウェア、システム構成などの違いにより、実際の性能は掲載された性能テストや評価とは異なる場合があります。購入を検討される場合は、ほかの情報も参考にして、パフォーマンスを総合的に評価することをお勧めします。性能やベンチマーク結果について、さらに詳しい情報をお知りになりたい場合は、http://www.intel.com/benchmarks/ (英語) を参照してください。

必須項目 (*)

このフォームを送信することにより、18 歳以上であることを肯定し、このリクエストのためにお客様の個人情報をインテルと共有することに同意したものと見なされます。また、インテルおよび 株式会社マクニカ が、マーケティング関連のメールまたは電話でお客様に連絡することにも同意するものとします。お客様はいつでもインテルまたは 株式会社マクニカ からの配信を停止することができます。インテルのウェブサイトおよびコミュニケーションには、インテルのプライバシー通知および利用規約が適用されます。株式会社マクニカ のウェブサイトおよびコミュニケーションには、同社のプライバシー通知および利用規約が適用されます。


講師

Steven Strell

Steven Strell

プログラマブル・ソリューションズ事業本部
FPGA トレーニング担当アプリケーション・エンジニア

FPGA のインストラクターを 13 年以上務める Steven Strell は、これまで数千人を超えるエンジニアに、FPGA デザインの構築方法と、その FPGA デザインから最大限の効果を引き出す方法を教えてきました。専門知識を活かし、ライブ配信や個別のトレーニング・コースのほか、インターネット経由のトレーニングも担当しています。また、インテルのサイトで受講可能な、学習者が自分のペースで進められる数百種類のコースもプロデュースしています。主に得意としている分野は、外部メモリー・インターフェイス、組込みシステムのデザイン、パーシャル・リコンフィグレーション (PR) を含むブロックベースのデザインフロー、そしてハードウェア・デバッグ・ツールとその仕組みです。